外围组件互连特别兴趣小组（PCI-SIG）发布了PCI Express 7.0规范的0.7版本，计划在2025年发布最终版。该规范旨在将带宽在PCIe 6.0的基础上翻倍，达到128GT/s，在x16配置下实现双向512GB/s的传输速度。PCIe 7.0继续采用PAM4信号技术，每个时钟周期编码两位数据，从而提高数据传输速率。0.7版本在去年4月发布的0.5版本基础上没有重大修改，如果成员达成共识，该标准将于今年最终确定并发布。PCIe 7.0的推出将为未来的硬件发展提供更强大的互连支持。

🚀PCIe 7.0目标是在PCIe 6.0基础上实现带宽翻倍，达到128GT/s，x16配置下双向传输速度可达512GB/s。

📶PCIe 7.0 延续使用PCIe 6.0引入的PAM4信号技术，每个时钟周期编码两位数据，有效提升数据传输速率。

📅PCI-SIG计划在2025年发布最终版PCIe 7.0规范，0.7版本在0.5版本基础上无重大修改，今年有望最终确定并发布。

IT之家 1 月 18 日消息，外围组件互连特别兴趣小组（PCI-SIG）昨日（1 月 17 日）发布博文，推出了 0.7 版 PCI Express 7.0 规范，供其成员审核批准，并计划在 2025 年发布最终版规范。

IT之家注：PCI-SIG 负责制定主板与其他组件（如高端 GPU）连接接口的标准，其必须确保这些互连能够跟上硬件的进步，并且不会成为未来发展的瓶颈。

根据 0.7 版规范描述，PCIe 7.0 的目标是在 PCIe 6.0 基础上实现带宽翻番，达到 128GT/s，这意味着在 16 通道（x16）配置下，双向传输速度可达 512GB/s。

PCIe 7.0 将继续使用 PCIe 6.0 中引入的四级脉冲幅度调制 (PAM4) 信号，每个时钟周期可编码两位数据，数据速率比 PCIe 4.0 和 PCIe 5.0 使用的信号技术翻倍。

规格	x1	x2	x4	x8	x16
PCIe 1.0 (2,5 GT/s)	500 MB/s	1 GB/s	2 GB/s	4 GB/s	8 GB/s
PCIe 2.0 (5 GT/s)	1 GB/s	2 GB/s	4 GB/s	8 GB/s	16 GB/s
PCIe 3.0 (8 GT/s)	2 GB/s	4 GB/s	8 GB/s	16 GB/s	32 GB/s
PCIe 4.0 (16 GT/s)	4 GB/s	8 GB/s	16 GB/s	32 GB/s	64 GB/s
PCIe 5.0 (32 GT/s)	8 GB/s	16 GB/s	32 GB/s	64 GB/s	128 GB/s
PCIe 6.0 (64 GT/s)	16 GB/s	32 GB/s	64 GB/s	128 GB/s	256 GB/s
PCIe 7.0 (128 GT/s)	32 GB/s	64 GB/s	128 GB/s	256 GB/s	512 GB/s

0.7 版本是基于去年 4 月发布的 0.5 版本草案，目前看来没有进行重大修改。如果 PCI-SIG 成员对最新版本达成共识，该组织将在今年最终确定并发布该标准。