据TechInsights的Choi Jeong-dong博士分析，采用3D、4F2、VCT等新结构的DRAM内存有望在0C nm节点实现量产，这是继1b nm之后的新一代技术，标志着内存制程技术的进一步微缩。

🌐 0C nm节点技术展望：Choi Jeong-dong博士预测，DRAM内存将在0C nm节点实现量产，该节点属于第3代10nm以下级别，相比当前的1b nm（第6代20~10纳米级节点）有显著进步。

🔬 新结构DRAM内存：3D、4F2、VCT等创新结构内存是技术发展的关键，尽管目前这些技术还不够成熟，但它们是未来内存发展的方向。例如，3D DRAM还在测试8、12层堆叠样品，而目标则是60、90层堆叠。

🔧 HKMG工艺应用：在1b nm制程中，HKMG工艺已部分应用于GDDR、DDR5、LPDDR产品，预计在1c nm节点将被三星电子和SK海力士广泛采用。

🏆 制程尺寸比较：在1b nm DRAM产品中，三星电子的产品尺寸最小，SK海力士略大，美光的尺寸最大，但三者之间的差距并不显著。

📉 1b nm成为主流：从今年三季度开始，1b nm制程将取代1a nm成为出货量最高的制程，标志着技术迭代的步伐加快。

IT之家 7 月 26 日消息，据韩媒 The Elec 报道，来自分析机构 TechInsights 的 Choi Jeong-dong 博士表示，采用 3D、4F²、VCT（垂直通道晶体管）等创新结构的 DRAM 内存有望于 0C nm 节点实现量产。

0C nm 即第 3 代 10nm 以下级节点。目前三大 DRAM 原厂最先进的工艺是 1b (1β) nm，即第 6 代 20~10 纳米级节点。

Choi 认为，在下代 1c nm 后，DRAM 内存行业还将经历 1d nm 节点才会将名义制程缩小至 10nm 以下。

四到五年前有部分业内人士认为，采用新结构的 DRAM 内存在 1d~0a nm 世代就能面世。

但目前看来 3D DRAM、4F² DRAM 等技术仍不成熟，即使情况顺利，量产至少也要等到 0b nm。以 3D DRAM 为例，目前仍在测试 8、12 层堆叠的内存样品，离 60、90 层堆叠的目标还有很长的路要求。

Choi 表示，直到 1b nm 制程，可减少漏电流的 HKMG （IT之家注：高介电常数（材料）/金属栅极）工艺还仅在 GDDR、DDR5、LPDDR 的部分产品中应用；

而到 1c nm 节点，HKMG 工艺将被三星电子和 SK 海力士广泛应用于所有类型的产品。

至于现有 DRAM 产品，1b nm 将从三季度开始从 1a nm 手中拿下出货量最高制程的头衔；

而在 1b nm DRAM 中，三星电子的产品尺寸最小、SK 海力士的略大、美光的最大，但差距并不显著。