JEDEC 固态技术协会宣布即将正式推出 DDR5 MRDIMM 和 LPDDR6 CAMM 内存技术规范，旨在提升内存带宽和容量。DDR5 MRDIMM 通过多路复用列技术，在单个通道上组合传输多个数据信号，从而提升带宽，最终目标是将带宽提升至 12.8Gbps。JEDEC 还规划了 Tall MRDIMM 外形尺寸，支持更多 DRAM 封装，进一步提升内存容量。LPDDR6 CAMM 预计将实现 14.4GT/s 以上的最大速度，并支持 24bit 位宽子通道和 48bit 位宽通道。
🎯 **DDR5 MRDIMM 提升带宽:** JEDEC 发布了 DDR5 MRDIMM 内存技术规范，该技术通过多路复用列技术 (Multiplexed Rank) 将多个数据信号组合传输，无需额外物理连接即可提升带宽。最终目标是将带宽提升至 12.8Gbps，较 DDR5 RDIMM 内存目前的 6.4Gbps 翻倍。
DDR5 MRDIMM 与现有 DDR5 DIMM 平台兼容，利用现有的 LRDIMM 生态系统进行设计与测试，并规划了 Tall MRDIMM 外形尺寸，支持更多 DRAM 封装，进一步提升内存容量。
🎯 **LPDDR6 CAMM 速度提升:** JEDEC 还发布了 LPDDR6 CAMM 内存技术规范，预计将实现 14.4GT/s 以上的最大速度，并支持 24bit 位宽子通道和 48bit 位宽通道。
CAMM（Connector Array Memory Module）是一种新的内存模块设计，旨在简化内存模块的连接，并提高内存模块的可靠性和稳定性。
🎯 **JEDEC 规范推动内存技术发展:** JEDEC 作为微电子标准制定方，发布 DDR5 MRDIMM 和 LPDDR6 CAMM 内存技术规范，旨在推动内存技术发展，提升内存性能和容量，为未来计算设备提供更强大的内存支持。
JEDEC 规范的发布，将促进相关内存产品的研发和生产，推动内存技术的进步，为用户带来更高速、更高容量的内存体验。
IT之家 7 月 23 日消息，微电子标准制定方 JEDEC 固态技术协会当地时间 22 日宣布，DDR5 MRDIMM 和 LPDDR6 CAMM 内存技术规范即将正式推出，并介绍了这两项内存的关键细节。
DDR5 MRDIMM 中的“MR”即 Multiplexed Rank（多路复用列），这意味着该内存支持两个或以上的 Rank（列），并可在单个通道上组合和传输多个数据信号，无需额外的物理连接就能有效提升带宽。
JEDEC 规划了多代 DDR5 MRDIMM 内存，目标最终将其带宽提升至 12.8Gbps，较 DDR5 RDIMM 内存目前的 6.4Gbps 翻倍。
在 JEDEC 的设想中，DDR5 MRDIMM 将利用与现有 DDR5 DIMM 相同的引脚、SPD、PMIC 等设计，与 RDIMM 平台兼容，并利用现有的 LRDIMM 生态系统进行设计与测试。
此外 JEDEC 还规划了 Tall MRDIMM 外形尺寸。正如其名，这一设计将采用更高的外形尺寸，使其支持的 DRAM 封装数量翻倍，可进一步提升内存容量。
▲ 美光 MRDIMM 内存产品，左侧为 Tall 版而在 LPDDR6 CAMM 方面，JEDEC 表示预计将实现 14.4GT/s 以上的最大速度，同时将提到 24bit 位宽子通道、48bit 位宽通道并支持“连接器阵列”（IT之家注：原文为 connector array）。
相关阅读：
