AMD正积极研发下一代I/O芯片，采用4纳米工艺制造，预计将显著提升性能和效率。这些芯片是处理器的重要组成部分，负责处理内存控制器、PCIe根复合体以及与CCD的互连。新芯片的采用不仅能降低TDP，实施更先进的电源管理，更重要的是，它将支持更高的DDR5速度和新型DIMM，如CUDIMM和带RCD的RDIMM。此次升级标志着AMD在服务器和客户端I/O技术上的重要进步，旨在满足未来计算的需求。

💡AMD正在台积电3nm级节点上设计下一代Zen 6 CCD，并开发新系列的服务器和客户端I/O芯片（cIOD和sIOD），这些I/O芯片包含处理器的所有非核心组件，对处理器至关重要。

🔬新一代I/O芯片采用4纳米硅制造工艺设计，很可能是三星的4LPP（SF4），该工艺在晶体管密度上与台积电N5相当，相较于AMD当前一代sIOD和cIOD所采用的台积电N6，晶体管密度有了显著提高。

⚡️采用新的4纳米节点将允许AMD降低I/O芯片的TDP，实施新的电源管理解决方案，并更新内存控制器，以支持更高的DDR5速度和兼容新型DIMM（如CUDIMM、带RCD的RDIMM等）。

早在一月份我们就报道过 AMD 在台积电的 3 nm 级节点上设计其下一代 "Zen 6 "CCD，并开发新系列的服务器和客户端 I/O 芯片（cIOD 和 sIOD）。 I/O 芯片是计算机处理器至关重要的组成部分，它包含处理器的所有非核心组件，包括内存控制器、PCIe 根复合体以及与 CCD 和多插槽连接的 Infinity Fabric 互连。

当时有报道称，这些新一代 I/O 芯片是在 4 纳米硅制造工艺上设计的，这被理解为 AMD 最喜欢的 4 纳米级节点，即台积电 N4P，该公司从当前的 "Strix Point "移动处理器到 "Zen 5 "CCD，都是在这一节点上制造的。 

这个节点很可能是三星的 4LPP，也被称为 SF4，它从 2022 年开始量产。 下表显示了 SF4 与台积电 N4P 和英特尔 4 的比较，其中显示 SF4 在两者之间取得了平衡。

表中还增加了 N4P 所采用的台积电 N5 节点的数值，可以看出 SF4 的晶体管密度与 N5 相当，与 AMD 当前一代 sIOD 和 cIOD 所采用的台积电 N6 相比，晶体管密度有了显著提高。 新的 4 纳米节点将允许 AMD 降低 I/O 芯片的 TDP，实施新的电源管理解决方案，更重要的是，需要更新内存控制器，以支持更高的 DDR5 速度和兼容新型 DIMM（如 CUDIMM、带 RCD 的 RDIMM 等），这也是需要新的 I/O 芯片的原因。