IT之家 2024年09月03日
英伟达 RTX 50 系列显卡被曝推迟,需重新流片以提升良率
index_new5.html
../../../zaker_core/zaker_tpl_static/wap/tpl_guoji1.html

 

台积电CoW-SoW预计2027年量产,英伟达部分芯片需RTO修改设计以提高封装良率,芯片制造面临诸多挑战

💻台积电CoWoS-L封装技术虽传输速度可达10TB/s左右,但桥接精度要求极高,稍有缺陷就可能导致芯片报废,影响良率及成本。由于GPU芯粒等部件热膨胀系数相异,英伟达需重新设计GPU顶部金属层和凸点

🎮英伟达Blackwell是业界面积最大的GPU,由两颗芯片拼接而成,采用台积电4nm制程,拥有2080亿个晶体管,但封装方式复杂,其部分产品如RTX 50系列消费级显卡GPU上市时间推迟

📈随着芯片尺寸扩大,制造复杂度增加,为满足AI数据中心对算力的需求,台积电计划结合InFO-SoW和SoIC为CoW-SoW,将存储或逻辑芯片堆叠于晶圆上,预计2027年量产

IT之家 9 月 3 日消息,中国台湾《工商时报》今天报道称,台积电 CoW-SoW 预计 2027 年量产。为提升良率,英伟达需要重新设计 GPU 顶部金属层和凸点。

不只是 AI 芯片需要 RTO(重新流片)修改设计,@手机晶片达人 表示英伟达正准备发布的 RTX 50 系列消费级显卡 GPU 也需要 RTO,故上市时间有所推迟。

英伟达 Blackwell 被黄仁勋称为「非常非常大的 GPU」,当然它确实也是目前业界面积最大的 GPU,由两颗 Blackwell 芯片拼接而成,采用台积电 4nm 制程,拥有 2080 亿个晶体管。也正因此,这类芯片难免会遇到封装方式过于复杂的问题。

台积电的 CoWoS-L 封装技术需使用 LSI(本地互连)桥接 RDL(硅中介层)连接芯粒,传输速度可达 10TB/s 左右,不过由于封装步骤中桥接精度要求极高,稍有缺陷便有可能导致这颗价值 4 万美元(IT之家备注:当前约 28.4 万元人民币)的芯片报废,从而影响良率及成本。

法人透露,由于 GPU 芯粒、LSI 桥接、RDL 中介层和主基板之间的热膨胀系数(CTE)相异,导致芯片翘曲、系统故障,故英伟达需重新设计 GPU 顶部金属层和凸点,以提高封装良率。

当然,这类问题不只是英伟达存在,只是英伟达出货量较高,所以更敏感。供应链透露,这类问题只会越来越多,而这种为了消除缺陷或为提高良率而变更芯片设计的方式在业内相当常见。AMD CEO 苏姿丰也曾透露,随着芯片尺寸不断扩大,制造复杂度将不可避免地增加,次世代芯片需要在效能和功耗方面取得突破,才能满足 AI 数据中心对算力的巨大需求。

为应对此类大芯片趋势、及 AI 负载需要更多 HBM,台积电计划结合 InFO-SoW 和 SoIC 为 CoW-SoW,将存储芯片或逻辑芯片堆叠于晶圆上,并预计于 2027 年实现量产。

Fish AI Reader

Fish AI Reader

AI辅助创作,多种专业模板,深度分析,高质量内容生成。从观点提取到深度思考,FishAI为您提供全方位的创作支持。新版本引入自定义参数,让您的创作更加个性化和精准。

FishAI

FishAI

鱼阅,AI 时代的下一个智能信息助手,助你摆脱信息焦虑

联系邮箱 441953276@qq.com

相关标签

台积电 英伟达 芯片制造 CoW-SoW
相关文章