三星电子正在积极研发一款名为 LP Wide I/O 的新型移动内存，该内存将于 2025 年一季度实现技术就绪，并在 2025 下半年至 2026 年中实现量产就绪。LP Wide I/O 内存的单封装位宽将达到 512bit，远超现有移动内存产品的带宽，能够满足设备端 AI 应用等场景的需求。为了实现 512bit 位宽，三星电子将采用一项名为 VCS 的全新垂直互联技术，该技术将扇出封装和垂直通道结合在一起，相较传统引线键合拥有更高的 I/O 密度和带宽。

🚀 **LP Wide I/O 内存的优势**：LP Wide I/O 内存的单封装位宽将达到 512bit，远超现有移动内存产品的带宽，能够满足设备端 AI 应用等场景的需求。更大的位宽意味着更高的内存带宽，能够显著提升移动设备的性能，例如游戏、视频编辑、AI 计算等。

🏗️ **VCS 技术**：为了在相对较小的移动内存芯片上实现 512bit 位宽，三星电子将在 LP Wide I/O 内存上采用一项名为 VCS (Vertical Cu Post Stack) 的全新垂直互联技术。VCS 技术将扇出封装和垂直通道结合在一起，相较传统引线键合拥有 8 倍和 2.6 倍的 I/O 密度和带宽。

📈 **生产效率提升**：相较于 SK 海力士的 VFO 技术，三星电子的 VCS 技术的生产效率是前者的 9 倍。这意味着三星电子能够以更低的成本生产出更高性能的移动内存，从而在竞争中获得优势。

⏳ **量产时间**：LP Wide I/O 内存预计将于 2025 年一季度实现技术就绪，并在 2025 下半年至 2026 年中实现量产就绪。三星电子还表示，其 LPDDR6 内存也预计于 2025~2026 年量产就绪。

💡 **未来发展方向**：随着移动设备对内存性能的需求不断提升，LP Wide I/O 内存有望成为未来移动内存的主流趋势。三星电子在移动内存领域的技术创新将为移动设备带来更强大的性能，为用户提供更流畅、更便捷的使用体验。

IT之家 7 月 17 日消息，据三星电子 2024 年异构集成路线图，该企业正积极研发一款名为 LP Wide I/O 的新型移动内存。

值得注意的是，三星电子以往曾提到过一种名称与其相近的 LLW (Low Latency Wide I/O) 内存，尚不能确认两者关系。

LP Wide I/O 内存将于 2025 年一季度实现技术就绪，2025 下半年至 2026 年中实现量产就绪。

路线图显示，LP Wide I/O 内存单封装位宽将达到现有 HBM 内存的一半 —— 即 512bit。

作为对比，目前的 LPDDR5 内存大多数是单封装四通道共 64bit，未来的 LPDDR6 内存也仅有 96bit。

更大的位宽意味着三星电子的 LP Wide I/O 内存可提供远胜于现有移动内存产品的内存带宽，满足设备端 AI 应用等场景的需求。

在相对较小的移动内存芯片上实现 512bit 位宽，势必需要堆叠 DRAM 芯片，但 HBM 采用的 TSV 硅通孔方式也不适合移动内存各层 DRAM 间的互联。

因此三星电子将在 LP Wide I/O 内存上采用一项名为 VCS (全称 Vertical Cu Post Stack) 的全新垂直互联技术。

同 SK 海力士的 VFO 技术类似，三星电子的 VCS 技术也是将扇出封装和垂直通道结合在一起。

三星电子表示，VCS 先进封装技术相较传统引线键合拥有 8 倍和 2.6 倍的 I/O 密度和带宽；

相较 VWB (IT之家注：全称 Vertical Wire Bonding，疑似指代 SK 海力士的 VFO 技术) 垂直引线键合技术，三星电子宣称其 VCS 技术的生产效率是前者 9 倍。

三星电子在图片中还提到，其 LPDDR6 内存也预计于 2025~2026 年量产就绪。