AMD 即将发布的锐龙 9000 系列“Granite Ridge”处理器和锐龙 AI 300 系列“Strix Point”处理器规格细节曝光，包括工艺、面积、晶体管数量等信息。其中，锐龙 AI 300 系列采用台积电 N4P 工艺，面积比上一代增加 30.6%，主要原因是 CPU 内核增加到 12 个，iGPU 计算单元增加到 16 个，以及更大的 L3 缓存。锐龙 9000 系列则采用芯粒设计，client I/O Die 采用 6 纳米工艺，面积为 122 平方毫米，晶体管数量为 34 亿个。

🤔 **锐龙 AI 300 系列“Strix Point”处理器工艺升级**：采用台积电 N4P 工艺，比上一代 N4 节点有所升级。面积增加的主要原因是 CPU 内核从 8 个增加到 12 个，iGPU 计算单元从 12 个增加到 16 个，以及更大的 24 MB CPU L3 高速缓存。

💻 **锐龙 9000 系列“Granite Ridge”处理器采用芯粒设计**：client I/O Die 采用 6 纳米工艺，面积为 122 平方毫米，内置 34 亿个晶体管。与上一代相比，晶体管数量增加的主要原因是 Socket AM5 cIOD 配备了小型 iGPU 核显，它可能只有一个工作组处理器，但却配备了与 APU iGPU 相同的显示引擎和媒体引擎。

🚀 **Zen 5 CCD 面积略微减少，晶体管数量增加**：Zen 5 CCD 代号为“Eldora”，采用 4 纳米晶圆代工节点，面积为 70.6 平方毫米，晶体管数量为 83.15 亿个，比上一代 Zen 4 CCD 增加 27.9%。

IT之家 7 月 17 日消息，德国手机媒体 HardwareLuxx 昨日（7 月 16 日）发布博文，分享了 AMD 锐龙 9000 系列“Granite Ridge”处理器、锐龙 AI 300 系列“Strix Point”处理器的尺寸、晶体管数量等信息。

AMD 锐龙 AI 300 系列“Strix Point”处理器

工艺

锐龙 AI 300 系列“Strix Point”处理器采用单体（monolithic）架构，已经确认采用台积电 N4P 代工节点（4 纳米）制造。

作为对比，AMD 公司上一代“Phoenix”和“Hawk Point”处理器所采用的 N4 节点，因此工艺方面有所升级。

面积

“Strix Point”处理器的面积为 232.5 平方毫米，比“Phoenix”和“Hawk Point”（178 平方毫米）增加了 30.6%。

芯片面积增加的主要原因，CPU 内核从 8 个增加到 12 个，iGPU 计算单元从 12 个增加到 16 个，而且 NPU 也增大了，此外还配备了更大的 24 MB CPU L3 高速缓存等等。

制造和尺寸的比较

	工艺	尺寸	核心配置	L2 缓存	L3 缓存
Phoenix1	台积电 4 纳米	178 平方毫米	8 个 Zen 4	8 MB	16 MB
Phoenix2	台积电 4 纳米	137 平方毫米	2 个 Zen 4 + 4 个 Zen 4c	6 MB	16 MB
Hawk Point1	台积电 4 纳米	178 平方毫米	8 个 Zen 4	8 MB	16 MB
Hawk Point2	台积电 4 纳米	137 平方毫米	2 个 Zen 4 + 4 个 Zen 4c	6 MB	16 MB
Strix Point	台积电 4 纳米（N4P）	232.5 平方毫米	4 个 Zen 5 + 8 个 Zen 5c	12 MB	24 MB

AMD 锐龙 9000 系列“Granite Ridge”处理器

工艺

AMD 锐龙 9000 系列“Granite Ridge”处理器和锐龙 7000 系列“Raphael”类似，采用芯粒（chiplet）设计，其 client I / O Die（cIOD）采用 6nm 工艺。

尺寸

该处理器尺寸为 122 平方毫米，内置 34 亿个晶体管。

作为对比，AMD 锐龙 5000 系列“Vermeer”处理器、AMD 锐龙 3000 系列“Matisse”处理器的 cIOD 均采用格芯（Global Foundries）的 12 纳米工艺，尺寸为 125 平方毫米，晶体管数量为 20.9 亿个。

晶体管数量增加的主要原因是 Socket AM5 cIOD 配备了小型 iGPU 核显，它可能只有一个工作组处理器（2 CU），但却配备了与 APU iGPU 相同的显示引擎和媒体引擎。

晶体管的制造、尺寸和数量的比较

	工艺	尺寸	晶体管数量	密度
Zen (Zeppelin)	14 纳米	212 平方毫米	48 亿	22.6 Tr/mm²
Zen+ (Zeppelin)	12 纳米	212 平方毫米	48 亿	22.6 Tr/mm²
CCD (Aspen Highlands, Ryzen 3000)	7 纳米	74 平方毫米	39 亿	52.7 Tr/mm²
IOD (Ryzen 3000)	12 纳米	125 平方毫米	20.9 亿	16.7 Tr/mm²
CCD (Breckenridge, Ryzen 5000)	7 纳米	80.7 平方毫米	41.5 亿	51.4 Tr/mm²
IOD (Ryzen 5000)	12 纳米	125 平方毫米	20.9 亿	16.7 Tr/mm²
CCD (Durango, Ryzen 7000)	5 纳米	71 平方毫米	65 亿	92.9 Tr/mm²
IOD （Ryzen 7000）	6 纳米	122 平方毫米	34 亿	27.9 Tr/mm²
CCD (Eldora, Ryzen 9000)	4 纳米（N4P）	70.6 平方毫米	83.15 亿	117.78 Tr/mm²
IOD (Ryzen 9000)	6 纳米	122 平方毫米	34 亿	27.9 Tr/mm²

CCD

工艺

报道称 8 核心 Zen 5 CCD（core complex die）代号为“Eldora”，采用 4 纳米晶圆代工节点。

HardwareLuxx.de 的报道称这是与“Strix Point”相同的 N4P 节点，不过另一家媒体 TechPowerUp 听到其他几个可靠的消息来源，称将采用更先进的 N4X 节点，会带来更高的频率。

晶体管数量

Zen 5 CCD 的晶体管数量为 83.15 亿个，相比较“Durango”（65 亿个）增加了 27.9%，IT之家注：Durango 是 Zen 4 的 8 核 CCD，用于“Raphael”处理器。

尺寸

报道称 Zen 5 CCD 的面积为 70.6 平方毫米，而 Zen 4 CCD 的面积为 71 平方毫米，面积还降低了 0.5%。

因此 Ryzen 9 9950X 处理器的晶体管总数达到了 200.3 亿个，而单晶体管 Ryzen 7 9700X 的晶体管总数为 117.15 亿个。