华尔街见闻 - 最热文章 9小时前
传疯的CoWoP路线图,PCB有了新故事
index_new5.html
../../../zaker_core/zaker_tpl_static/wap/tpl_guoji1.html

 

本文深入探讨了英伟达提出的CoWoP(Chip-on-Wafer-on-Platform)技术路线,该技术旨在通过移除传统封装基板,将芯片模组直接焊接到增强型主板上,以解决AI芯片算力爆炸性增长带来的封装瓶颈。文章详细解析了CoWoP与COWOS技术的区别,阐述了其在缩短互连路径、提升电源完整性、改善散热等方面的技术优势,同时也指出了主板工艺要求提升、返修难度增大等挑战。作者认为,CoWoP不仅是技术的革新,更是将竞争从芯片维度提升到系统维度,重塑半导体产业链价值,为通向Exascale计算时代奠定基础。文章还分析了CoWoP对英伟达、台积电、ASIC及HBM等行业参与者的影响。

💡 CoWoP技术的核心在于“减法”创新,通过移除昂贵的封装基板,将“芯片+中介层”模组直接焊接到技术要求极高的“平台PCB”上,从而实现更短的互连路径、更好的电源完整性、更优的散热效果以及降低热-机械失配风险,旨在提升AI芯片的整体性能和降低总拥有成本(TCO)。

🚀 该技术路线的实施对产业链提出了更高要求,尤其是在主板工艺上,需要达到原封装厂的水准,并且返修难度显著增加。同时,成本并非消失而是转移,可能从封装环节转移到平台PCB制造和更复杂的组装流程上,这预示着“更高级”的PCB制造商将可能建立新的竞争壁垒。

⛓️ CoWoP的出现将竞争维度从“芯片设计”提升至“系统集成”,英伟达通过此举构建更深的护城河,将其他厂商甩在身后。对于台积电而言,其在硅中介层技术上的关键地位将进一步巩固,角色可能从参与者转变为更核心的系统集成顾问。

📈 对于AI芯片行业而言,CoWoP是应对HBM4/5内存互联挑战的必然选择,也为通向Exascale计算时代提供了关键的封装集成技术支撑。英伟达正试图将服务器主板定义为其GPU芯片的“最后一个封装层”,从而重塑整个AI计算硬件平台的生态。

🔄 考虑到新技术的成熟度和市场风险,英伟达很可能采取双技术并行策略,即CoWoP与现有成熟方案(如COWOS)并行,以确保产品迭代和市场供应的稳定性,为行业提供一个“安全网”。

早上突然就开始炒这个新的技术路线了...星球群友都在感叹...每天要学习的东西太多了

和几个朋友研究了下,一些简单的总结。我们都不是技术人员,纯粹是几个臭皮匠对着图片分析一下,说错的地方欢迎批评

1/这个CoWoP路线图靠谱吗?比较靠谱的,右上角的这位老兄Anand Mannargudi是英伟达的技术人员,在英伟达呆了12年。在内部的技术PPT上面引述贡献者,很靠谱的一个细节。

2/这个东西怎么发酵的周末+周一开盘前已经有一些人看到了;但是今天密集发酵,一堆国内卖方发了相关解读,段子很多,这里我们就不重复了。但是海外我找了很久,并没有相关的“学习资料”;海外卖方没有,IEEE我们也逛了挺久,也没什么太相关的论文。某家PCB龙头上周和今天下午也开小会了,应该也是导火线之一

3/如何“非专业”地去理解这个路线图?先看看有啥变化。

4/通俗来讲,你可以把现在的AI芯片想象成一个“乐高积木”组合。这个积木是靠下面这些东西一层层盖上去。

COWOS这个结构(上图的左边部分)已经非常先进,是目前顶级AI芯片(如H100/H200)的标配。但它的缺点是层级太多,像盖楼一样,楼层越多,信号和电力从地块传输到顶楼的路径就越长,损耗也越大,成本也高

5/ 这次COWOP有什么不同

CoWoP的思路非常激进,它的核心思想是:把中间的不必要层级全部拿掉

它直接取消了中间那层昂贵且厚重的“封装基板 (Package Substrate)”,而是开发一种技术含量极高的“平台PCB (Platform PCB)”,让“芯片+中介层”的组合体直接安装在这块增强型的主板上

简单说,CoWoP = CoWoS - 封装基板

这个看似简单的“减法”,在技术上是巨大的飞跃。这意味着主板(PCB)本身必须具备过去由封装基板提供的一部分高精度布线能力

6/ 一些技术上优缺点;弄成灰色了,比较枯燥的这部分,大家可以选择性阅读。

优点是啥

更短的互连路径 - 少了一层有机基板,信号直接从中介层走到主板铜线,NVLink / HBM 信号衰减更低,可拉长板上互连距离。

电源完整性 (PI) 提升; 板上 VRM 可以更靠近 GPU,寄生电感小,瞬时电流响应好。

散热更好;取消封装盖 (lid),可直接上冷板或液冷 cold-plate,对 >1000 W 级别 GPU 更重要。

热-机械失配降低;少了 CTE(热膨胀系数)差异最大的有机基板,翘曲风险下降。

成本与产能;有机基板是当前 AI 服务器的“卡脖子”环节;去掉它 = 少一道昂贵、紧缺的工序。

缺点是啥

主板工艺要求陡升;线路密度、平整度、公差都要达到原封装厂水准。

返修难度大;主板上一旦焊了数十万元的 GPU 裸片,良率/失效率必须极低。

封装-系统协同设计复杂;信号完整性、热、应力必须芯片-中介层-PCB三方联合仿真。

7/ 有什么细节需要注意的?

第一,成本不是消失,而是转移。虽然省去了昂贵的有机基板(ABF Substrate)和传统封装步骤,但成本会转移到对“平台PCB”更高的技术要求上,以及更复杂的“Die-on-Board”组装流程上;这个对产业链的利益分配有很大的启示。普通的PCB趋于同质化,“更高级”的PCB将可能带来巨大的护城河;成本可能从封装转移到PCB;

第二,是一个非常激进的路线。英伟达的上一代技术已经经常涉及到产能,良率的问题,这次的技术路线可能会把这个问题带到另外一个高度。最终目标是降低总拥有成本(TCO),包括物料成本、功耗成本和散热成本。虽然某些环节的直接费用消失了,但新的成本和风险会在其他环节出现,英伟达的赌注是,总体算下来,CoWoP的方案在性能和成本上依然胜出。

第三,两条技术并行是比较可能的情况,在于GR系列量产,两条路线可能并行(按照图中的说法);英伟达作为行业领导者,在新技术尚未100%成熟时,保留成熟方案作为“安全网”,确保其产品迭代和市场供应不会因技术风险而中断。

8/ 对于一些业内玩家

对于英伟达,“把‘性能瓶瓶颈’从芯片工艺移到封装/系统级互连;真的搞定了之后,其他厂家继续被甩开。将竞争从“芯片维度”提升到“系统维度”,用系统工程的复杂性构建新的护城河。

对于TSMC,“硅中介层面积更大,TSMC 绑定度更高”;CoWoP方案中,TSMC的角色甚至可能从CoWoS的“部分参与者”变为“更核心的系统集成顾问”,因为它掌握着最关键的硅中介层技术;

对于ASIC,云巨头可能有足够的资本和体量去复制这条路,但对于AI芯片初创公司来说,跟进这种重资本、重生态的系统级创新几乎是不可能的;英伟达把战火从“芯片设计”烧到了“系统集成”

对于HBM“HBM4/5的必然选择”。HBM的堆叠层数和I/O数量持续增加,对供电和信号路径的要求越来越苛刻,传统封装方式很快会达到物理极限;CoWoP正是为解决下一代内存互联挑战而生的。

9/ 往大的叙事角度说

今天星球里传了另一张图,可以关注下,关于H20和之后的数量预测

其他的一些,欢迎来星球微信群里继续讨论;

星球和微信群继续帮大家筛选“重要且有叙事的信息”+“每天复盘” + “实时微信群讨论”;

星球微信群里有不少机构朋友,欢迎过来坐坐。最近市场各种事件,各种小作文...星友们看到有用的东西都往微信群里扔,反馈速度加倍,辟谣速度也加倍

本文来源:180K,原文标题:《早上疯传的这个CoWoP路线图(7月28日)》

风险提示及免责条款
市场有风险,投资需谨慎。本文不构成个人投资建议,也未考虑到个别用户特殊的投资目标、财务状况或需要。用户应考虑本文中的任何意见、观点或结论是否符合其特定状况。据此投资,责任自负。

Fish AI Reader

Fish AI Reader

AI辅助创作,多种专业模板,深度分析,高质量内容生成。从观点提取到深度思考,FishAI为您提供全方位的创作支持。新版本引入自定义参数,让您的创作更加个性化和精准。

FishAI

FishAI

鱼阅,AI 时代的下一个智能信息助手,助你摆脱信息焦虑

联系邮箱 441953276@qq.com

相关标签

CoWoP AI芯片 封装技术 英伟达 半导体
相关文章