铠侠近期宣布推出基于第九代BiCS FLASH 3D闪存技术的512Gb TLC芯片，并计划于2025财年内实现量产。此举是铠侠双轨NAND制程战略的重要组成部分，通过引入CBA技术将NAND存储单元阵列与外围CMOS电路制造解耦，以实现更高的堆叠密度和更大容量。与上一代产品相比，新款BiCS9 512Gb TLC在读取和写入性能、能效以及位密度方面均有显著提升，并支持高达3.6Gb/s的接口速率。这款新产品主要面向需要高性能和卓越能效的中低存储容量应用，将应用于铠侠的企业级固态硬盘。

🌟 铠侠发布第九代BiCS FLASH 3D闪存技术：铠侠最新推出的第九代BiCS FLASH 3D闪存技术，采用了512Gb TLC芯片，标志着其在3D NAND领域的又一重要进展。该技术计划在2025财年内实现量产，显示了铠侠对未来存储市场需求的积极布局。

🚀 双轨NAND制程战略与CBA技术：此次发布的BiCS9是铠侠双轨NAND制程战略的关键一步，通过导入CBA（Cell-Array-to-Array）技术，将NAND存储单元阵列与外围CMOS电路的制造分离。这一策略使得铠侠在后续的BiCS10中可以进一步探索更高的堆叠和更大容量，而BiCS9则在现有阵列制程基础上，通过更新的外围芯片实现出色的性价比。

💡 性能与能效的显著提升：相较于前代162层BiCS6 512Gb TLC，新款BiCS9 512Gb TLC在读取性能上提升了12%，写入性能更是大幅提升了61%。同时，读取能效提升了27%，写入能效提升了36%。此外，通过平面缩放技术实现了8%的位密度提升，并支持高达3.6Gb/s的接口速率（演示中可达4.8Gb/s），为用户带来更快的响应速度和更高的效率。

🎯 面向企业级应用：铠侠表示，BiCS9 512Gb TLC的主要目标市场是需要高性能和卓越能效的中低存储容量应用。这意味着该技术将重点应用于铠侠旗下的企业级固态硬盘产品中，以满足数据中心、高性能计算等领域对存储解决方案的严苛要求。

IT之家 7 月 25 日消息，铠侠今日宣布出样基于第九代 BiCS FLASH 3D 闪存技术的 512Gb TLC 芯片，并计划于 2025 财年内（IT之家注：2026 年 4 月前）实现该型号的量产。

这款 BiCS9 TLC 是铠侠双轨 NAND 制程战略的关键一步：通过导入 CBA 技术铠侠解耦 NAND 存储单元阵列与外围 CMOS 电路的制造，在 BiCS8 后铠侠将通过 BiCS10 探索更高堆叠与更大容量、BiCS9 则基于现有阵列制程和更新的外围芯片实现出色性价比。

BiCS9 家族的阵列部分基于 112 层 BiCS5 或 218 层 BiCS8，不过铠侠此次出样的 TLC NAND 被称为 120 层 BiCS5，应属于一种变体。

相较于此前的 162 层 BiCS6 512Gb TLC，新品 BiCS9 512Gb TLC 实现了 12% 的读取性能提升、61% 的写入性能提升、27% 的读取能效提升、36% 的写入能效提升，通过平面缩放实现 8% 位密度提升，支持 3.6Gb/s 接口速率（演示中可达 4.8Gb/s）。

铠侠表示，其 BiCS9 512Gb TLC 旨在支持在中低存储容量中需要高性能和卓越能效的应用，将被用于铠侠的企业级固态硬盘中。