ASML的High-NA EUV光刻机曾被寄予厚望，但近期英特尔等巨头的态度转变引发关注。新型晶体管设计如GAAFET和CFET，降低了对先进光刻设备，特别是EUV光刻机的依赖。这些设计更侧重于蚀刻技术，而非单纯依赖光刻缩小电路尺寸。台积电也表达了类似观点，认为1.4nm级工艺技术并非必须使用High-NA EUV。这预示着芯片制造技术路线可能迎来转变，从单纯依赖光刻机转向更复杂的蚀刻工艺，以确保新型三维晶体管结构的精确成型。

💡ASML交付了首套High-NA EUV光刻机，型号为TWINSCAN EXE:5000，业界曾认为其对先进芯片开发至关重要。

🤔英特尔董事表示，GAAFET和CFET等新晶体管设计降低了对先进光刻设备的依赖，更侧重蚀刻技术。

📈芯片制造中横向重要性增加，High-NA EUV的重要性降低，未来重点可能转向更复杂的刻蚀工艺。

🗣️台积电也认为1.4nm级工艺技术并非必须使用High-NA EUV光刻机，正在寻找延长现有EUV寿命的方法。

💰High-NA EUV光刻机单价高达4亿美元，ASML已交付总共5台，包括英特尔和三星，是全球最昂贵的半导体制造设备之一。

快科技7月4日消息，2023年末，光刻机巨头ASML向Intel交付首套高数值孔径High-NA EUV光刻机，型号为 TWINSCAN EXE：5000。

当时业界普遍认为，High-NA EUV将对先进芯片开发和下代处理器生产发挥关键作用。

但时至今日，各大晶圆代工厂都在减少依赖High-NA EUV，延后导入时间。 特别是Intel董事发言，让市场对High-NA EUV光刻机的前景产生更多疑问。

据不愿意透露姓名的Intel董事说法，新晶体管设计如GAAFET和CFET，降低芯片制造对先进光刻设备（尤其是EUV光刻机）的依赖。

这些设计是从四面包裹栅极，更偏用蚀刻去除多余材料，而不是增加晶圆曝光时间以缩小电路尺寸。 芯片生产时横向重要性日益增加，High-NA EUV 重要性就没那么重要了。

该董事认为，像环绕栅极场效应晶体管（GAAFET）和互补场效应晶体管（CFET）这样的新型设计，将显著增加光刻之后制造步骤（特别是刻蚀技术）的重要性，从而削弱光刻在整体工艺中的主导地位。

一般来说，芯片制造流程始于光刻，先将设计图案转移到晶圆表面。随后通过沉积添加材料，并通过刻蚀选择性地去除材料，最终形成晶体管和电路结构。

该董事指出，未来的重点可能从单纯依赖光刻机缩小特征尺寸，转向更复杂、更关键的刻蚀工艺，以确保这些新型三维晶体管结构的精确成型。这预示着芯片制造技术路线可能迎来重大转变。

事实上，前不久台积电也表达过类似的观点。1.4nm级工艺技术不需要High-NA EUV光刻机，目前找不到非用不可的理由。

“对于A14来说，我之前提到的性能提升在不使用高数值孔径的情况下也非常显著。因此，我们的技术团队正在持续寻找延长现有EUV寿命的方法。”

据了解，ASML最新一代的高数值孔径（High-NA）EUV光刻机是目前世界上最先进光刻机，单价高达4亿美元，如此高昂的价格让很多厂商望而却步。

截止目前，ASML已向客户交付总共5台，包括Intel、三星。 其重达180吨、体积如同双层巴士，堪称全球最昂贵的半导体制造设备之一。