三星电子在人工智能半导体论坛上宣布，其下一代HBM4内存堆栈将采用混合键合技术，旨在降低热阻并实现更高带宽。与传统微凸块连接方式不同，混合键合直接键合铜和氧化物表面，形成更薄、散热更高效的3D组件。虽然SK海力士选择增强其MR-MUF工艺，但三星通过混合键合技术，有望在2026年量产HBM4堆栈，从而获得竞争优势。然而，混合键合技术设备成本高昂，三星能否通过内部子公司Semes降低成本，并及时提供量产系统，仍面临不确定性。

🔥三星电子计划在其HBM4内存堆栈中使用混合键合技术，以降低热阻并提高带宽，满足人工智能和高性能计算的需求。

🔗混合键合技术通过直接键合铜和氧化物表面，实现低于10微米的互连间距，从而降低电阻和电容，提高信号完整性，优于传统的微凸块连接。

💰尽管SK海力士选择增强MR-MUF工艺以避免高昂的设备投资，但三星通过内部子公司Semes，可能降低混合键合设备的成本，并计划在2026年开始量产HBM4。

🏆若三星成功通过混合键合认证其HBM4堆栈，将相对于美光和SK海力士获得竞争优势，引领下一代高带宽内存技术的发展。

在最近于首尔举行的人工智能半导体论坛上，三星电子透露，其即将推出的HBM4内存堆栈将采用混合键合技术。此举旨在降低热阻并实现大带宽内存接口。随着人工智能和高性能计算应用对带宽和效率的要求越来越高，这些特性变得越来越重要。

与当前使用微小焊料微凸块和底部填充材料连接DRAM芯片的堆叠方法不同，混合键合直接将铜与铜以及氧化物与氧化物表面键合，从而形成更薄、热效率更高的3D组件。高带宽内存的工作原理是将多个DRAM芯片堆叠在基础逻辑芯片上，并通过硅通孔垂直传输信号穿过每一层。传统上，微凸块在芯片之间建立水平连接，但随着数据速率的提高和堆叠高度的增加，这些凸块会带来显著的电气和热限制。

混合键合通过允许互连间距低于10微米来解决这些问题，从而降低电阻和电容，并提高整体信号完整性。SK海力士则另辟蹊径。该公司正在增强其模塑回流底部填充 (MR-MUF) 工艺，以生产符合 JEDEC 775 微米最大高度要求的 16-Hi HBM4 堆栈。

该公司认为，如果其先进的 MR-MUF 技术能够达到与混合键合相当的性能，他们将避免购买真正的 3D 铜键合所需的专用设备所需的大量资本投资。混合键合设备的成本和空间需求巨大。专用光刻和对准工具占用更多的洁净室空间，增加了资本支出。三星可能会通过其内部设备子公司 Semes 来降低部分成本，但 Semes 能否及时提供可用于批量生产的混合键合系统仍不确定。如果三星成功通过混合键合认证其 HBM4 堆栈（其计划于 2026 年开始生产），该公司将获得相对于美光和 SK 海力士的竞争优势。