Cnbeta 04月25日 14:12
台积电展示1000W功耗巨型CoWoS封装技术 性能飙升40倍
index_new5.html
../../../zaker_core/zaker_tpl_static/wap/tpl_guoji1.html

 

台积电正积极推进CoWoS封装技术,旨在打造面积接近8000平方毫米、功耗高达1000W的巨型芯片,其性能预计将比标准处理器高出40倍。目前,CoWoS封装芯片的中介层面积最大可达2831平方毫米,未来将推出CoWoS-L封装技术,面积增至4719平方毫米,并整合最多12颗HBM内存。最终目标是将中介层扩展至7885平方毫米,封装更多计算芯片和HBM内存。这种巨型芯片面临高功耗和散热挑战,台积电计划集成电源管理IC,并采用液冷技术。

💡台积电CoWoS封装技术旨在突破芯片尺寸限制,打造面积接近8000平方毫米的巨型芯片,性能提升显著。

🚀CoWoS封装技术不断演进,从最初的2831平方毫米中介层,到未来的CoWoS-L的4719平方毫米,最终目标是7885平方毫米,集成更多HBM内存和计算芯片。

🌡️巨型芯片面临高功耗和散热难题,台积电计划在CoWoS-L封装内集成电源管理IC,并采用直触式液冷、浸没式液冷等散热方案。

📏OAM 2.0模块尺寸接近现有基板极限,行业需要制定新的OAM形态标准,以适应更大尺寸的芯片封装需求。

如今的高端计算芯片越来越庞大,台积电也在想尽办法应对,如今正在深入推进CoWoS封装技术,号称可以打造面积接近8000平方毫米、功耗1000W级别的巨型芯片,而性能可比标准处理器高出足足40倍。

目前,台积电CoWoS封装芯片的中介层面积最大可以做到2831平方毫米,是台积电光罩尺寸极限的大约3.3倍——EUV极紫外光刻下的光罩最大可以做到858平方毫米,台积电用的是830平方毫米。

NVIDIA B200、AMD MI300X等芯片,用的都是这种封装,将大型计算模块和多个HBM内存芯片整合在一起。

明年或稍晚些时候,台积电会推出下一代CoWoS-L封装技术,中介层面积可以做到4719平方毫米,是光罩极限的大约5.5倍,同时需要10000平方毫米(100x100毫米)的大型基板。

它可以整合最多12颗HBM内存,包括下一代HBM4。

这还不算完,台积电还计划进一步将中介层做到7885平方毫米,也就是光照极限的约9.5倍,并需要18000平方毫米的基板,从而封装最多4颗计算芯片、12颗HBM内存,以及其他IP。

要知道,这已经超过了一个标准的CD光盘盒(一般142×125毫米)!

仍然没完,台积电还在继续研究SoW-X晶圆级封装技术,目前只有Cerabras、特斯拉使用。

如此巨型芯片除了需要复杂的封装技术,更会带来高功耗、高发热的挑战,台积电预计能达到1000W级别。

为此,台积电计划在CoWoS-L封装内的RDL中介层上,直接集成一整颗电源管理IC,从而缩短供电距离,减少有源IC数量,降低寄生电阻,改进系统级供电效率。

这颗电源管理IC会使用台积电N16工艺、TSV硅通孔技术制造。

散热方面,直触式液冷、浸没式液冷,都是必须要考虑的。

另外,OAM 2.0模块形态的尺寸为102×165毫米,100×100毫米基板已经接近极限,120×150毫米就超过了,因此需要行业同步制定新的OAM形态标准。

Fish AI Reader

Fish AI Reader

AI辅助创作,多种专业模板,深度分析,高质量内容生成。从观点提取到深度思考,FishAI为您提供全方位的创作支持。新版本引入自定义参数,让您的创作更加个性化和精准。

FishAI

FishAI

鱼阅,AI 时代的下一个智能信息助手,助你摆脱信息焦虑

联系邮箱 441953276@qq.com

相关标签

台积电 CoWoS封装 巨型芯片 HBM内存 液冷技术
相关文章