台积电在2025年北美技术论坛上发布了多项先进封装技术，旨在提升芯片性能和集成度，以满足AI等高性能计算需求。其中，CoWoS技术将在2027年实现9.5倍光罩尺寸的量产，支持12个以上HBM堆叠整合。同时，SoW-X系统级晶圆技术也将于2027年量产。此外，台积电还介绍了用于HBM4的N12和N3制程逻辑基础裸晶、SiPh硅光子整合以及新型集成型电压调节器IVR等创新技术，以实现更高的功率密度和更优的性能。

💡台积电计划在2027年量产9.5倍光罩尺寸的CoWoS技术，该技术能够将12个或更多的HBM堆叠整合到一个封装中，从而提升单封装的芯片面积。

✨SoW-X系统级晶圆技术预计于2027年量产，该技术采用Chip-Last流程，与SoW-P有所不同，旨在构建更大的晶圆尺寸封装系统。

🚀台积电还推出了用于HBM4的N12和N3制程逻辑基础裸晶，以及运用COUPE紧凑型通用光子引擎技术的SiPh硅光子整合，旨在提升芯片的性能和集成度。

🔋台积电公布了用于AI的新型集成型电压调节器IVR，与传统的PMIC相比，IVR具备5倍的垂直功率密度传输能力，有助于提高AI芯片的能效。

IT之家 4 月 24 日消息，台积电 2025 年北美技术论坛不仅公布了最先进的 A14 逻辑制程，在先进封装领域也有多项重要信息公布。

台积电表示该企业计划在 2027 年量产 9.5 倍光罩尺寸的 CoWoS，从而能够以台积电先进逻辑技术将 12 个或更多的 HBM 堆叠整合到一个封装中，这意味着单封装可容纳的芯片面积将相较此前进一步提升。

而在更大的晶圆尺寸封装系统方面，台积电则带来了 SoW 系统级晶圆技术的新版本 SoW-X。该技术采用不同于 SoW-P 的 Chip-Last 流程（IT之家注：先在晶圆上构建中介层再添加芯片），计划于 2027 年量产。

台积还介绍了其它一系列高性能集成解决方案，包括用于 HBM4 的 N12 和 N3 制程逻辑基础裸晶（Base Die）、运用 COUPE 紧凑型通用光子引擎技术的 SiPh 硅光子整合。

此外台积电也公布了用于 AI 的新型集成型电压调节器 / 稳压器 IVR。与电路板上的独立电源管理芯片 PMIC 相比，IVR 具备 5 倍的垂直功率密度传输。