AMD 计划在 Zen 6 微架构中使用台积电 3 纳米 N3E 节点制造 CCD，并在 4 纳米节点上制造 I/O 芯片。N3E 节点相比 N5 节点在速度、功耗和逻辑密度上都有显著提升。新的 I/O 芯片将为客户端提供更强的 iGPU 和 NPU，支持更高的内存速度，并可能更新 USB 接口。服务器方面，新的 sIOD 将提升 DDR5 内存速度。此外，AMD 还可能使用下一代 UDNA 架构重新进入发烧级独立 GPU 市场，该 GPU 也将采用台积电 N3E 节点。

⚙️ AMD 将采用台积电 3 纳米 N3E 节点制造 Zen 6 微架构的 CCD，与之前的 N5 节点相比，N3E 在速度、功耗和逻辑密度上均有显著提升。

⚡️ AMD 将在 4 纳米节点上制造新一代 I/O 芯片，这比当前 6 纳米节点有明显进步。客户端方面，新的 cIOD 将配备更新的 iGPU 和 NPU，并支持更高的 DDR5 内存速度。

💾 服务器方面，新一代 sIOD 将大幅提升 DDR5 内存速度。同时，AMD 可能会利用下一代 UDNA 架构，重新进入发烧级独立 GPU 市场，该架构也将采用台积电 N3E 节点。

🔌 尽管 PCIe 预计不会更新，AMD 仍将继续使用 Socket AM5，提供 28 条 PCIe Gen 5 通道。处理器提供的 USB 接口则可能更新为 USB4。

据传 AMD 将在 3 纳米台积电 N3E 代工节点上制造实现 "Zen 6 "微架构的下一代 CCD（核心复合芯片）。 这是来自 Chiphell 论坛的一组传言的一部分，该论坛对过去有关 AMD 的传言进行了正确的解读。

显然，AMD 还将为其下一代工艺更新 I/O 芯片，在 4 纳米代工节点（可能是台积电 N4C）上制造这些芯片。 与台积电 N5 相比，台积电 N3E 节点的速度提高了 20%，功耗降低了 30%，逻辑密度提高了约 60%，而该公司目前用于 "Zen 5 "芯片的台积电 N4P 节点与 N5 相比，逻辑密度和功耗仅有微小提高。

最有趣的消息可能是新一代 I/O 芯片。 AMD 将在 4 纳米节点上制造这些芯片，这比当前 I/O 芯片所采用的 6 纳米节点有了显著提升。 在客户端方面，4 纳米工艺将使 AMD 能够为新的 cIOD 提供更新的 iGPU，很可能是基于更新的图形架构，如 RDNA 3.5。 这也将使 AMD 有机会为其台式机处理器配备 NPU。 

此外，AMD 还将有机会更新其关键 I/O 组件，如 DDR5 内存控制器，以支持 CUDIMM 解锁的更高内存速度。 预计在 PCIe 方面不会有任何更新，因为 AMD 预计将继续使用 Socket AM5，这决定了 cIOD 可以提供 28 条 PCIe Gen 5 通道。 至多，处理器提供的 USB 接口可以通过片上主机控制器更新为 USB4。 

在服务器方面，新一代 sIOD 将为时钟驱动程序支持的 DDR5 内存速度带来急需的提升。 根据 Radeon RX 9000 系列和 RDNA 4 在市场上的表现，AMD 可能会凭借其下一代 UDNA 架构重新进入发烧级市场，该架构将同时用于图形和计算。 该公司的下一代独立 GPU 将采用台积电 N3E 代工节点。