Marvell发布了面向下一代定制XPU设计的CPO共封装光学架构，此架构能将AI加速器的互联规模从单机架扩展至多机架，实现数百个XPU的互联。该架构通过集成高速SerDes、D2D接口和3D硅光子学引擎，在同一基板上结合XPU计算模块、HBM内存等，实现了比传统铜线连接远百倍的XPU互联距离和更快的数据传输速率。CPO技术将光学元件直接集成到封装中，减少了电气路径长度，降低了信号损失，提高了信号完整性，并减少了延迟。此外，还降低了EMI干扰，缩短了BOM清单，提高了能效。

🚀 Marvell推出的CPO共封装光学架构，旨在将AI加速器的互联规模从单机架内的数十个XPU扩展到多个机架上的数百个XPU，显著提升互联能力。

💡 该架构采用高速SerDes、D2D接口和先进封装技术，将XPU计算模块、HBM内存和3D硅光子学引擎集成在同一基板上，实现了比传统铜线连接远百倍的XPU互联距离和更快的数据传输速率。

⚡️ CPO技术通过将光学元件直接集成到单个封装中，最大限度地减少了电气路径长度，从而显著降低了信号损失、增强了高速信号完整性、并最大限度地减少了延迟，同时降低了EMI干扰，提升了能效。

🌐 Marvell的6.4Tb/s 3D硅光子学引擎集成了数百个组件，提供32条200Gb/s电气和光学I/O，相较于100Gb/s接口设备，每比特功耗降低了30%，在带宽和I/O密度上实现了翻倍。

IT之家 1 月 8 日消息，Marvell（IT之家注：美满电子）美国加州当地时间 6 日宣布面向下一代定制 XPU 设计推出 CPO 共封装光学架构。采用 CPO 设计的 AI 加速器可将互联规模从目前单机架内的数十个扩展至多个机架上的数百个 XPU。

Marvell 的定制 AI 加速器架构使用高速 SerDes、D2D 接口和先进封装架构，将 XPU 计算模块、HBM 内存和其它小芯片与其 3D 硅光子学引擎结合在同一基板上，实现了传统铜线连接百倍的 XPU 间最大互联距离，并具有更快的数据传输速率。

Marvell 的 CPO 技术将光学元件直接集成到单个封装中，从而最大限度地减少了电气路径长度，进而显著降低了信号损失、增强了高速信号完整性、并最大限度地减少了延迟。此外这一设计还降低了数据链路受 EMI 干扰的影响、缩短了 BOM 清单、提升了能效表现。

Marvell 现有的 6.4Tb/s 3D 硅光子学引擎集成了数百个组件，可提供 32 条 200Gb/s 电气和光学 I/O，能在单个器件内 2 倍的带宽和 I/O 密度，相较 100Gb/s 接口同类设备每比特功耗降低 30%。

Marvell 高级副总裁网络交换业务部总经理 Nick Kucharewski 表示：

AI 服务器的纵向扩展需要更高的信号速度和更远的连接距离，以支持前所未有的 XPU 集群规模。

对于利用更高的互连带宽和更长的传输距离来扩展性能（的发展路径）来说，将 CPO 器件集成到定制 XPU 中是合乎情理的下一步。